SiP設計能力
SiP設計優(yōu)勢
- 芯片-封裝-系統(tǒng)協(xié)同規(guī)劃與設計
- 仿真與設計同步進行
- Wire Bond 3D建模
- 仿真精度高，優(yōu)化準確
- 熟悉主流的封裝基板生產(chǎn)工藝
- Hspice模型轉(zhuǎn)IBIS模型
- 可協(xié)助生成設計指導書
SiP設計案例展示
- 9個DDR4顆粒，4+5層堆疊
- DDR4運行速率3200Mbps
- 整體性能媲美SO-DIMM
ATE能力介紹
- 待測試芯片pin數(shù)多，多達幾千pin
- 疊層多達40層以上， 板厚超過5mm
- 走線和過孔的設計和加工趨于極限能力
- 需要進行精確仿真來保證走線不會影響芯片測試精度
